SanDisk et SK hynix publient la spec HBF : 512 Go, jusqu'à 3 To/s

Une nouvelle strate de mémoire vient d'apparaître sur le papier, entre la HBM ultra-rapide et le SSD. À la conférence Future of Memory and Storage 2026 de Santa Clara, Tom's Hardware rapporte que SK hynix et SanDisk ont publié la première spécification ouverte de High Bandwidth Flash (HBF), pensée pour donner aux accélérateurs d'IA beaucoup plus de capacité que la HBM ne peut en offrir aujourd'hui.

Sur les chiffres réellement documentés, la spec plafonne à 512 Go par module, en s'appuyant sur des empilements NAND 8-Hi ou 16-Hi, et définit trois grades de bande passante allant d'environ 0,4 à 3 To/s. L'interconnexion retenue est UCIe, ce qui laisse la porte ouverte à un branchement sur des GPU comme des CPU sans lien avec un fournisseur particulier. La spec a été publiée via l'Open Compute Project, un choix logique pour un standard que ses auteurs veulent voir adopter largement.

Pourquoi ça compte pour l'IA: la HBM reste chère, sa capacité par pile est limitée, et les poids d'un modèle massif ou le KV-cache d'un long contexte finissent par déborder de la mémoire disponible à côté du GPU. HBF ne prétend pas remplacer la HBM, elle vient s'insérer entre la HBM et le SSD pour héberger à côté du calcul ce qui n'y tient pas. Selon la même couverture Tom's Hardware, le consortium autour du standard, lancé en février 2026 après un partenariat SK hynix-SanDisk noué en août 2025, compte déjà Google et Tenstorrent parmi ses membres, deux acteurs qui construisent leurs propres puces d'IA.

Le caveat honnête, c'est que ce qui est publié aujourd'hui reste une spécification, pas du silicium qu'on peut acheter. Le communiqué ne donne ni date de disponibilité produit, ni prix au gigaoctet, ni chiffres de latence, trois éléments décisifs pour savoir si HBF sera vraiment compétitive face à la HBM sur les charges d'inférence. Rien non plus sur l'endurance en écriture, structurellement délicate pour une mémoire à base de NAND placée dans une boucle d'inférence continue.

Ce qui rend l'annonce intéressante à surveiller, c'est moins le pic marketing à 3 To/s que la trajectoire: un standard ouvert, un interconnect neutre, une distribution par OCP, et des hyperscalers déjà autour de la table. Si les premiers accélérateurs équipés en HBF finissent par arriver, la carte de la mémoire IA devient soudainement moins captive de la seule HBM.