IBM dévoile NanoStack, la première puce sub-nanomètre au monde

Franchir la barrière du nanomètre était considéré depuis des années comme un seuil presque physique. IBM a officiellement franchi cette limite le 25 juin 2026, depuis son centre de recherche de Yorktown Heights, en publiant sur son site de presse les détails d'une puce fonctionnant au nœud 0,7 nm, soit 7 angströms. La densité atteinte est de près de 100 milliards de transistors sur une surface de la taille d'un ongle, environ le double de la densité de la puce 2 nm qu'IBM avait présentée en 2021.

La clé de cette avancée est une architecture baptisée « nanostack » : une conception tridimensionnelle qui empile et décale verticalement des transistors en nanofeuilles via une intégration 3D séquentielle. Chaque couche peut combiner des matériaux différents pour optimiser les performances de chaque transistor individuellement, une flexibilité que les architectures planaires classiques ne permettaient pas. IBM annonce des gains allant jusqu'à 50 % en performance brute et 70 % en efficacité énergétique par rapport aux puces 2 nm, avec un gain de mise à l'échelle de 40 % pour les applications SRAM. La technologie a été validée expérimentalement via un collage diélectrique ultra-mince en intégration CMOS, et a démontré le fonctionnement d'un inverseur CMOS fonctionnel.

Jay Gambetta, directeur d'IBM Research et IBM Fellow, résume l'ambition ainsi : « Avec notre nouvelle architecture nanostack, nous ne fabriquons pas seulement des transistors plus petits, nous réinventons la façon dont les puces sont construites. » Les applications visées sont l'IA générative, l'infrastructure cloud et les appareils électroniques de prochaine génération, autant de secteurs où chaque point de gain en efficacité énergétique se traduit directement en coûts d'exploitation réduits.

L'honnêteté s'impose sur le calendrier : IBM projette une faisabilité en production dans les cinq prochaines années, et la démonstration reste à ce stade expérimentale. Ce que l'annonce ne précise pas, c'est le modèle commercial retenu, IBM fabriquera-t-il lui-même ou licenciera-t-il la technologie ? IBM collabore sur ces travaux avec ASML, Lam Research Corp., Tokyo Electron (TEL) et SCREEN Semiconductor Solutions autour de la lithographie High NA EUV dans les installations d'Albany, New York. Les feuilles de route du secteur, selon IBM, indiquent au moins une décennie supplémentaire de potentiel de mise à l'échelle.

Si la trajectoire se confirme, IBM et ses partenaires d'Albany pourraient s'imposer comme le maillon critique d'une chaîne d'approvisionnement semi-conducteur redevenue un enjeu stratégique mondial.